设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最经典Verilog教程《精通Verilog HDL：IC设计核心技术实 ...

1 ... 96 97 98 99100101 102 103 ... 160 / 160 页下一页

返回列表发新帖

楼主: cdp1111111111

最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心

发表于 2010-1-27 12:36:18 | 显示全部楼层

确实不错啊

回复支持反对

使用道具举报

发表于 2010-1-27 12:52:39 | 显示全部楼层

顶一下

回复支持反对

使用道具举报

发表于 2010-1-27 12:58:54 | 显示全部楼层

谢了！

回复支持反对

使用道具举报

发表于 2010-1-27 13:00:14 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2010-1-28 09:50:29 | 显示全部楼层

THX FOR SHARING

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-28 10:53:25 | 显示全部楼层

下載去
感謝樓主的分享
太棒了的資料~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-31 19:22:12 | 显示全部楼层

顶啊啊!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-31 20:05:31 | 显示全部楼层

kan kan a!!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-31 20:08:50 | 显示全部楼层

貌似听说过，，下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-31 20:19:13 | 显示全部楼层

hao duo a !!!!!!!!!!!!!!!!!

回复支持反对

使用道具举报

1 ... 96 97 98 99100101 102 103 ... 160 / 160 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:16 , Processed in 0.026918 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表