设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › EBook: Introduction to Logic Synthesis using Verilog ...
1 ...789101112131415... 17下一页
返回列表 发新帖
楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

[复制链接]
发表于 2009-8-16 17:08:16 | 显示全部楼层

66

Thanks for sharing ...............
回复 支持 反对

使用道具 举报

发表于 2009-8-16 17:09:27 | 显示全部楼层

55

Thanks for sharing ...............
回复 支持 反对

使用道具 举报

发表于 2009-8-16 17:41:03 | 显示全部楼层
very needed  thank you
回复 支持 反对

使用道具 举报

rhk451
发表于 2009-8-18 14:17:13 | 显示全部楼层
xiexie
回复 支持 反对

使用道具 举报

garyliao
发表于 2009-8-20 13:06:17 | 显示全部楼层
i need to synthesis digital
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

garyliao
发表于 2009-8-20 13:15:24 | 显示全部楼层
the second part
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-8-20 13:21:52 | 显示全部楼层
好东西啊！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

herman2
发表于 2009-10-21 14:49:38 | 显示全部楼层
Thanks a lot.
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

herman2
发表于 2009-10-21 14:56:46 | 显示全部楼层
It's a very helpful book for verilgo design.
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-10-22 17:49:55 | 显示全部楼层
1# seinfeldleo
very good very strong
very good very strong
回复 支持 反对

使用道具 举报

下一页 »
1 ...789101112131415... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:55 , Processed in 0.031570 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表