设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于AHB总线verilog代码实现（design篇）

1 ... 7 8 9 101112 13 14 15 ... 20 / 20 页下一页

返回列表发新帖

楼主: hbhbts

[原创] 关于AHB总线verilog代码实现（design篇）

发表于 2018-6-24 16:45:17 | 显示全部楼层

请问 test_pkg.sv的功能是什么，如何使用？

回复支持反对

使用道具举报

发表于 2018-10-31 13:47:37 | 显示全部楼层

非常感谢找这个找了好久了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-11-26 14:35:29 | 显示全部楼层

THANKS VERY MUCH

回复支持反对

使用道具举报

发表于 2019-3-29 17:38:31 | 显示全部楼层

刚好最近在看AHB，学习学习，谢谢！

回复支持反对

使用道具举报

发表于 2019-3-29 20:50:53 | 显示全部楼层

AHB啊好像是挺复杂咧

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-3-30 22:46:59 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-4-10 00:46:26 | 显示全部楼层

赞赞赞赞赞赞赞赞

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-5-7 16:42:46 | 显示全部楼层

xuexi

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-5-8 10:50:22 | 显示全部楼层

have a look！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-5-12 21:11:41 | 显示全部楼层

下来看看

回复支持反对

使用道具举报

1 ... 7 8 9 101112 13 14 15 ... 20 / 20 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 23:36 , Processed in 0.037950 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表