设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 入门级经典《Verilog HDL Synthesis A Practical Primer ...

1 ... 8 9 10 111213 14 15 16 ... 52 / 52 页下一页

返回列表发新帖

楼主: saint318

入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版

发表于 2009-8-31 18:24:34 | 显示全部楼层

再顶一下！！！
3ks！！！！

回复支持反对

使用道具举报

发表于 2009-9-6 10:28:09 | 显示全部楼层

好东西，怎么不下来看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-7 12:25:32 | 显示全部楼层

thank you very much

回复支持反对

使用道具举报

发表于 2009-9-7 12:37:47 | 显示全部楼层

相当不错

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-7 15:11:57 | 显示全部楼层

谢谢LZ

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-10 23:11:02 | 显示全部楼层

這個是經典中的經典呢 !

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-11 08:51:47 | 显示全部楼层

好人啊！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-11 14:35:52 | 显示全部楼层

真是大好人，太谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-11 14:38:35 | 显示全部楼层

感谢感谢~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-15 23:29:39 | 显示全部楼层

thanks

回复支持反对

使用道具举报

1 ... 8 9 10 111213 14 15 16 ... 52 / 52 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 00:18 , Processed in 0.032077 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表