设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › spi协议verilog hdl程序包

1 ... 8 9 10 111213 14 15 16 ... 40 / 40 页下一页

返回列表发新帖

楼主: 北斗

spi协议verilog hdl程序包

发表于 2008-10-4 15:25:15 | 显示全部楼层

XIEXIE,LZ

回复支持反对

使用道具举报

发表于 2008-10-10 13:36:07 | 显示全部楼层

这次是路过，看看。。。。

回复支持反对

使用道具举报

发表于 2008-10-10 13:37:06 | 显示全部楼层

不知道能不能搞得懂啊。。。多谢分享。。。。

回复支持反对

使用道具举报

发表于 2008-10-13 23:01:15 | 显示全部楼层

haohaohao

回复支持反对

使用道具举报

发表于 2008-10-13 23:02:34 | 显示全部楼层

hsohao

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-10-20 10:23:37 | 显示全部楼层

thankssssssss

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-10-24 09:01:55 | 显示全部楼层

看看了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-10-24 09:53:44 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-11-5 20:44:09 | 显示全部楼层

thanks very much

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-11-7 14:57:12 | 显示全部楼层

谢谢！我看看

回复支持反对

使用道具举报

1 ... 8 9 10 111213 14 15 16 ... 40 / 40 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 23:00 , Processed in 0.032596 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表