设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 8 9 10 111213 14 15 16 ... 31 / 31 页下一页

返回列表发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2020-12-13 16:00:48 | 显示全部楼层

看看。。。。

回复支持反对

使用道具举报

发表于 2020-12-15 15:36:03 | 显示全部楼层

瞧瞧

回复支持反对

使用道具举报

发表于 2020-12-21 20:12:34 | 显示全部楼层

谢谢

回复支持反对

使用道具举报

发表于 2021-1-15 11:32:26 | 显示全部楼层

感谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-2-25 15:52:52 | 显示全部楼层

书买两年了，不知道对应的软件版本，没办法练手

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-2-25 16:51:56 | 显示全部楼层

好人一生平安

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-2-25 17:01:35 | 显示全部楼层

看一看再说

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-3-19 14:36:15 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-5-9 22:11:10 | 显示全部楼层

牛掰，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-5-10 14:46:34 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

1 ... 8 9 10 111213 14 15 16 ... 31 / 31 页下一页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:46 , Processed in 0.039319 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表