Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

07048097 · 发表于 2016-6-16 22:39:03

相当有帮助，平时很少涉及DC综合后查看具体使用什么底层单元电路的情况，这次稍微了解了，TKS

rfjungle · 发表于 2016-11-2 16:35:27

thanks!!!

mnkskimo · 发表于 2016-11-2 16:37:26

谢谢，楼主

我也要当学术帝 · 发表于 2016-11-7 19:24:04

刚好需要，支持一下~

易飞冲天 · 发表于 2016-11-10 18:50:39

谢谢楼主分享

gwbing · 发表于 2016-11-12 18:44:10

回复 1# dreamylife

thank u very much!!

frmingshan · 发表于 2017-5-6 20:00:44

学习了

216d · 发表于 2018-4-27 14:56:24

谢谢分享！

玉林枫 · 发表于 2018-5-26 17:59:05

谢谢分享

cwpeng · 发表于 2018-8-29 17:48:49

剛好有需要這方面的資訊，謝謝你的分享。

账号		自动登录	找回密码
密码			注册

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明