设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 9 10 11 121314 15 16 17 ... 31 / 31 页下一页

返回列表发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2021-5-17 20:24:05 | 显示全部楼层

谢谢分享！！！

回复支持反对

使用道具举报

发表于 2021-5-22 09:39:13 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2021-5-30 21:30:19 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2021-5-30 21:31:58 | 显示全部楼层

感谢

回复支持反对

使用道具举报

发表于 2021-6-7 01:01:41 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-2 10:54:26 | 显示全部楼层

看看，准备画版图了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-2 13:32:27 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-3 07:12:03 | 显示全部楼层

路过

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-4 13:53:22 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-8 09:38:17 来自手机 | 显示全部楼层

解压密码是啥啊

回复支持反对

使用道具举报

1 ... 9 10 11 121314 15 16 17 ... 31 / 31 页下一页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:38 , Processed in 0.030795 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表