设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 191 192 193 194 195196197 198 / 198 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2025-8-7 15:33:30 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

发表于 2025-8-13 13:50:19 | 显示全部楼层

THANKS

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-8-13 13:52:15 | 显示全部楼层

THANKS

回复支持反对

使用道具举报

发表于 2025-8-13 19:06:18 | 显示全部楼层

好资料

回复支持反对

使用道具举报

发表于 2025-8-21 09:30:13 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-8-21 09:53:09 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-9-1 13:24:37 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-9-2 10:45:08 | 显示全部楼层

复习一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-9-2 10:49:18 | 显示全部楼层

感谢分享，学习一下。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-9-4 09:18:11 | 显示全部楼层

看看

回复支持反对

使用道具举报

1 ... 191 192 193 194 195196197 198 / 198 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:39 , Processed in 0.036110 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表