关于Sigma Delta ADC的仿真 求助高人

kurashi

我自己找到原因了，是频率泄露造成的，虽然乘上了汉宁窗，但是50HZ输入的时候依然会有频率泄露，

1M采样 ...
lynker 发表于 2008-8-20 12:34

                               
登录/注册后可看大图

    根据我看过的资料，我觉得你的解决方法是对的，但是解释似乎有点问题。
首先，1MHz的采样频率（每1us采样一次），配上65536的采样点数，说明总共采样时间是1us*65536=65.536ms。
那么，被采样的信号必须保持完整的周期T，才不会出现频率泄漏。因此，n*T=65.536ms。
所以，输入信号频率应该满足：f=1/T=n/65.536m=15.26*n Hz，即15.26Hz的整数倍。（当然n不能过大，至少要满足奈奎斯特采样定律）
至于为什么3.5kHz的输入信号没有出现50Hz的情况，是因为在同样的采样频率与采样点数的条件下，3.5kHz采样的周期数n非常大，包含了229.376个周期，相对于229个周期，0.376的影响就小多了。

以上。

lynker

回复 11# kurashi

快十年过去了，难得还有人跟这个帖子。你说的在理，采样点数应该和采样时间对应，采样时间应该是输入信号的若干周期。当初50Hz的采样点数65536是取少了。