设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【verilog】复杂数字电路与系统的VerilogHDL设计技术 ...
123下一页
返回列表 发新帖
楼主: sunward

【verilog】复杂数字电路与系统的VerilogHDL设计技术

[复制链接]
lzg350
发表于 2008-11-2 00:48:53 | 显示全部楼层
顶楼主
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-11-2 19:34:33 | 显示全部楼层
回复 支持 反对

使用道具 举报

bbjj123
发表于 2008-11-3 14:12:35 | 显示全部楼层
thank you  very much!have a look first!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-11-16 23:58:29 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-11-18 16:14:35 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-11-29 13:56:28 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-12-3 20:12:47 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-12-3 20:44:09 | 显示全部楼层
下来看看。。。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-12-4 19:48:48 | 显示全部楼层
好资料，多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-12-7 18:40:11 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:57 , Processed in 0.031465 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表