设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA实现DSP的Verilog示例
1234567下一页
返回列表 发新帖
楼主: humengdie

FPGA实现DSP的Verilog示例

[复制链接]
dzbj2
发表于 2010-3-29 09:22:59 | 显示全部楼层
还没看，先感谢分享
回复 支持 反对

使用道具 举报

发表于 2010-3-29 09:37:44 | 显示全部楼层
学习中，谢谢！
回复 支持 反对

使用道具 举报

发表于 2010-3-29 22:02:06 | 显示全部楼层
very good material
回复 支持 反对

使用道具 举报

发表于 2010-4-1 20:13:01 | 显示全部楼层
fei chang bucuo
回复 支持 反对

使用道具 举报

发表于 2010-4-11 17:12:07 | 显示全部楼层
看看是怎么回事
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

hcyzwc
发表于 2010-4-22 16:42:06 | 显示全部楼层
好东西～
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

frinos
发表于 2010-5-9 23:38:11 | 显示全部楼层
谢谢提供
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

tu312
发表于 2010-5-11 12:40:12 | 显示全部楼层
xia  look,thank
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-5-11 19:17:13 | 显示全部楼层
先看一下，谢谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

rice973
发表于 2010-5-11 19:23:54 | 显示全部楼层
看看，谢谢！！
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:03 , Processed in 0.031621 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表