设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 在vcs下跑systemverilog或者vmm怎么写makefile?

12 / 2 页

返回列表发新帖

楼主: dolphintear

[求助] 在vcs下跑systemverilog或者vmm怎么写makefile?

发表于 2012-2-11 13:14:50 | 显示全部楼层

vmmgen, 啥都出来了。照着写。

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 03:26 , Processed in 0.024743 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表