设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_HDL_Synthesis_A_Practical_Primer(中英文版) ...

123 4 / 4 页下一页

返回列表发新帖

楼主: eaglelsb

[资料] Verilog_HDL_Synthesis_A_Practical_Primer(中英文版)

楼主| 发表于 2010-4-10 22:40:51 | 显示全部楼层

ding,

回复支持反对

使用道具举报

发表于 2010-4-11 01:16:28 | 显示全部楼层

12233

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-11 11:02:31 | 显示全部楼层

thanks!

回复支持反对

使用道具举报

发表于 2010-10-3 21:47:33 | 显示全部楼层

为什么我什么都没看到了？？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-4-26 11:41:02 | 显示全部楼层

谢谢分享，学习学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-26 11:53:52 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-16 22:34:02 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-9-22 21:53:36 | 显示全部楼层

虽然都是图片式的，还可以看看吧。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-8-12 14:00:48 | 显示全部楼层

好書感謝分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-4-8 16:55:36 | 显示全部楼层

感谢！！！

回复支持反对

使用道具举报

123 4 / 4 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:50 , Processed in 0.049850 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表