设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 经常使用ultraedit的vhdl、verilog着色文本文件 ...

123 / 3 页下一页

返回列表发新帖

楼主: wjh111cn

[资料] 经常使用ultraedit的vhdl、verilog着色文本文件

发表于 2011-9-29 10:04:24 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2011-10-1 12:52:05 | 显示全部楼层

这个已经有了
还是不错的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-9-1 08:16:53 | 显示全部楼层

簡直超好用

回复支持反对

使用道具举报

发表于 2012-11-8 12:23:31 | 显示全部楼层

感谢了楼主，谢谢你的好意

回复支持反对

使用道具举报

发表于 2012-11-8 12:24:07 | 显示全部楼层

谢谢楼主好意分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-11-8 12:35:44 | 显示全部楼层

供参考！多谢！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-2-1 14:37:45 | 显示全部楼层

收走，多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-3-4 22:39:44 | 显示全部楼层

试试看，谢了哈

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-3-6 10:09:54 | 显示全部楼层

谢谢很有帮助

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-3-7 11:58:34 | 显示全部楼层

的确很有帮助，不错不错

回复支持反对

使用道具举报

123 / 3 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:22 , Processed in 0.034115 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表