设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 为什么有的工艺，via 或con不超过两排时，间距的问题！ ...

12 / 2 页

返回列表发新帖

楼主: zhuyujun

[讨论] 为什么有的工艺，via 或con不超过两排时，间距的问题！

发表于 2013-3-30 20:26:58 | 显示全部楼层

回复 4# allen_tang

能不能再解释的详细下？

回复支持反对

使用道具举报

发表于 2013-4-1 10:42:06 | 显示全部楼层

学习了顶下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-4-2 15:27:59 | 显示全部楼层

也是我一直的疑惑，学习了

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:47 , Processed in 0.024263 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表