设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字VLSI系统的高层次综合-清华大学-尹首一、魏少军-201 ...

12 / 2 页

返回列表发新帖

楼主: liandxue

[原创] 数字VLSI系统的高层次综合-清华大学-尹首一、魏少军-2013年春

发表于 2015-11-26 23:30:44 | 显示全部楼层

为什么不打包

回复支持反对

使用道具举报

发表于 2015-11-30 19:57:23 | 显示全部楼层

谢谢楼主分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-12-29 08:31:21 | 显示全部楼层

资料真实垃圾

回复支持反对

使用道具举报

发表于 2016-4-22 21:28:15 | 显示全部楼层

靠,逻辑综合和高级综合都不分?试验用DC?

回复支持反对

使用道具举报

发表于 2016-9-27 22:54:07 | 显示全部楼层

谢谢分享，学习下~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-10-22 09:20:50 | 显示全部楼层

pretty solid stuff

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-12-9 13:01:43 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 23:25 , Processed in 0.036750 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表