开关电容电路中运放建立问题请教

大大山 · 发表于 2013-12-23 22:05:02

在仿真CMFB的环路特性时，你从哪里断开环路地，是在MB1的GATE端？

黄礼茉 · 发表于 2013-12-25 17:15:04

回复 7# rong00i8

不好意思现在才回复。我指的不是那个开关电荷泄露，我指的是开关在off状态下，相当于一个大电阻，但是这个大电阻随着开关尺寸增加而减少，我用的65nm，是不是会有比较明显的off电阻较小？

黄礼茉 · 发表于 2013-12-25 17:16:40

回复 10# 大大山

我是加在每一级的output，用stb分析+cmdmprobe元件

黄礼茉 · 发表于 2013-12-25 17:18:34

回复 8# chenls_2002

我这是差分的输出了，请问你在设计时共模反馈网络的GBW和主运放的GBW的关系是怎样？

大大山 · 发表于 2013-12-25 21:39:24

回复 12# 黄礼茉

在output端切开环路，为什么不在共模反馈点处断开？

黄礼茉 · 发表于 2014-1-14 10:37:53

回复 7# rong00i8

you're right. 我最后发现确实是共模反馈带宽不够的问题。而且发现如果反馈网络开关的太小，负载电容比较大，使得電路中多了极点，这是另外一个问题了。

黄礼茉 · 发表于 2014-1-14 10:39:09

回复 8# chenls_2002

是共模反馈带宽太小的问题阿！请问共模反馈带宽不够会影响主运放的稳定性吗？

QQben · 发表于 2017-5-5 08:21:05

谢谢分享

账号		自动登录	找回密码
密码			注册

[求助] 开关电容电路中运放建立问题请教