找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

楼主: sunxkechd

[资料] SystemVerilog Assertion 资料收集 (SystemVerilog Assertion Documents & labs)

[复制链接]
发表于 2016-6-25 17:03:40 | 显示全部楼层
Thanks for sharing.
回复 支持 反对

使用道具 举报

发表于 2016-7-20 23:24:18 | 显示全部楼层
thanksjdflajfl
回复 支持 反对

使用道具 举报

发表于 2016-11-25 18:49:35 | 显示全部楼层
好多资料,这下够看了
回复 支持 反对

使用道具 举报

发表于 2017-7-7 16:42:14 | 显示全部楼层
感谢楼主分享,最近正在学习SV
回复 支持 反对

使用道具 举报

发表于 2017-7-7 16:47:07 | 显示全部楼层
感谢楼主分享,最近正在学习SV!!!
回复 支持 反对

使用道具 举报

发表于 2017-7-7 16:49:28 | 显示全部楼层
SystemVerilog_Assertions_应用指南-源代码
回复 支持 反对

使用道具 举报

发表于 2017-7-23 21:22:11 | 显示全部楼层
看一看,谢谢.
回复 支持 反对

使用道具 举报

发表于 2017-8-11 14:55:24 | 显示全部楼层
第6条两个应用指南是一样的
回复 支持 反对

使用道具 举报

发表于 2017-9-23 16:43:19 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2017-9-27 05:14:47 | 显示全部楼层
非常感謝~~~~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:13 , Processed in 0.032261 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表