请教VCS后仿 +optconfigfile

songzijian87

zhao7 发表于 2024-10-15 16:13
这个能不能清掉 SDF log相关的timing warning？

可以，但是要和设计商量，慎重添加

lolina

vcs ug有关于这几个的语法

需要注意instance必须是最底层的std cell例化，对一个层次module指定没用
如果是想指定一整个module建议用tree

zhao7

songzijian87 发表于 2024-10-15 17:03
可以，但是要和设计商量，慎重添加

嗯嗯这个明白，我之前的问题没描述清楚，这个sdf.log是在$sdf_annotate函数生成的，想waive掉这里面的timing

不是仿真的timing violation
后来明白了，$sdf_annotate函数生成的sdf.log，目的是检查sdf文件是否和netlist匹配，或者sdf有格式要求，如果不匹配，会报wrning；此warning无法waive
timing violation是sim过程中出现setup hold recovery等违例，我们的+optconfigfile只能去规避这些violation，不对这些cell做分析

之前还想过能否用+optconfigfile的file能否写针对某个信号，而不是某个cell；
现在想来，是不可以的，因为violation分析是建立在cell上的比如clk到D是否有violation；不能只规避某个单一的信号，delay是相对的，不是绝对的，独立的

awdstraf

请问我加上这个文件后，仿真log还是会报对应cell的timing vioaltion, 可能是什么原因？

awdstraf

awdstraf 发表于 2024-11-4 15:58
请问我加上这个文件后，仿真log还是会报对应cell的timing vioaltion, 可能是什么原因？ ...

找到问题了，我环境里的仿真选项+optconfig前面没加空格，导致这个命令没生效

wangjingyun

zhao7 发表于 2024-10-15 16:13
这个能不能清掉 SDF log相关的timing warning？

多加一句将noTiming换为noSpecify