先进工艺的硬伤 -- leakage

ime

考虑漏电小的先进工艺，可以考虑FDSOI

jake

destiny21 发表于 2021-1-11 03:09
量是第一和成本优先并不冲突啊。
先进工艺下，相同的wafer做出的die的数量更多，成本就下来了。所以折衷 ...

同是12寸的wafer， 走先进工艺和走传统工艺，最后出来的价钱差很多。 所有成本加起来，摊到每个die上，先进工艺很可能是不占优势的。 这个我没有具体数据，希望能有道友提供参考。
我们主要考量芯片的出货量。 如果预期一年能卖出几千万个，那这个项目就值得上。 如果没有出货量，采用什么工艺都无所谓了。

jake

ime 发表于 2021-1-11 04:52
考虑漏电小的先进工艺，可以考虑FDSOI

这个工艺没有研究过。如果您做过研究，不妨分享一下资料心得。

一枚小兵

又见面了jake，leakage power是现在先进工艺下的低功耗的一个挑战，对于先进工艺制程来说，leakage power在total power中的占比是越来越高的，所以leakage power更被凸显，对于AI和矿机类型的片子，往往会用较先进的工艺，不仅仅是在算力高上导致total power大，规模较大也导致了leakage power。个人经验，leakage power与工艺制程，温度，和片子规模相关性较大，150度与25度相比leakage current相差可能上百倍。对于芯片成本和可行性来讲确实没必要非要都用最先进的制程。个人观点供大家参考

stone1005

jake 发表于 2021-1-11 11:27
个人觉得做IC量是第一的。

量越大才越抠成本，所以才不在乎mask成本，期望通过减小面积来缩减成本。因为mask是均摊的，wafer成本是随着量的增加而增加的。

jake

stone1005 发表于 2021-1-12 19:24
量越大才越抠成本，所以才不在乎mask成本，期望通过减小面积来缩减成本。因为mask是均摊的，wafer成本是 ...

硬伤不解决，出货量很可能归零的。

besttian

对，先进工艺并不是适用所有情况

hitten

你这数据从哪来的？
先进工艺的优势就在于面积和leakage。性能的提升反而没那么明显。
你要问为啥要上先进工艺？不上先进工艺，设计越来越大，性能要求越来越高，老工艺能承受的了吗？

jake

hitten 发表于 2021-1-18 00:44
你这数据从哪来的？
先进工艺的优势就在于面积和leakage。性能的提升反而没那么明显。
你要问为啥要上先进 ...

发这个贴子的本意是提醒大家。 新老工艺都有优缺点。
流片一个先进工艺，并不代表这家公司的实力。 有资金，上个先进工艺并不难。 难的是资金用完后这家公司还能活下来。 估计这个坛子里大部分公司是很难做到的。

papertiger

基本瞎扯。你可以反向bias。
40LL：
DFQV1:
area : 4.0572 ;
    leakage_power() {
      related_pg_pin : "VDD" ;
      when : "!CK&!D" ;
      value : "0.511429932" ;
    }


对比
14nm:
    area : 0.78336;

    leakage_power () {
      value : 0.172713;
      when : "!CK&!D&Q";
      related_pg_pin : VDD;
    }