AHB总线multi-cycle问题

心海的一滴泪

采用你所说的AXI matrix(registers out),实质上是采用DFF打断组合逻辑的长路径而已。我猜你采用的AHB Matrix是Synopsys的，特别是hready信号很难约束。我建议有两种方式：(1) 换成ARM的AMBA Builder，时序必然要比S家的要好，实质上和你所说的先AHB2AXI后再AXI2AHB是一致的，只是amba builder内部做的更好点；（2）将部分比较紧张的路径或者部分M2S的时序单独降频设计

bloodtea

自己设计一个ahb bus的中继吧。
中继可以完成ahb slave接口接收，再通过ahb master接口发送。

另外总线经常和ip是异步设计的，所以看看是否可以给总线降频。

很多soc中，总线的工作频率是要比ip的工作频率低的。

jiajie0628

心海的一滴泪 发表于 2021-6-19 21:56
采用你所说的AXI matrix(registers out),实质上是采用DFF打断组合逻辑的长路径而已。我猜你采用的AHB Matri ...

没有AMBA builder

jiajie0628

bloodtea 发表于 2021-6-26 17:15
自己设计一个ahb bus的中继吧。
中继可以完成ahb slave接口接收，再通过ahb master接口发送。

总线降频处理，这个思路可以考虑一下，多谢！

zsj230713

楼主，最后咋解决的，你们跑多少M 频率啊？