设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 资料区 › Constraining Designs for Synthesis and Timing Analys ...

12 / 2 页

返回列表发新帖

楼主: Kilhall

[资料] Constraining Designs for Synthesis and Timing Analysis(SDC)

发表于 2024-12-24 22:11:33 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2024-12-25 09:22:27 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-4-28 21:40:10 | 显示全部楼层

thanks for alot

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:16 , Processed in 0.025493 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表