设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Xilinx FPGA的OFDM通信系统基带设计(光盘) ...

1 ... 18 19 20 212223 24 25 26 ... 38 / 38 页下一页

返回列表发新帖

楼主: jiemizhe

[资料] 基于Xilinx FPGA的OFDM通信系统基带设计(光盘)

发表于 2012-10-30 22:00:43 | 显示全部楼层

用的是 Verilog还是VHDL？

回复支持反对

使用道具举报

发表于 2012-12-9 22:40:42 | 显示全部楼层

好东西，谢谢

回复支持反对

使用道具举报

发表于 2012-12-9 22:42:36 | 显示全部楼层

支持，谢谢

回复支持反对

使用道具举报

发表于 2012-12-9 22:43:17 | 显示全部楼层

哇..貌似很专业

回复支持反对

使用道具举报

发表于 2012-12-25 11:27:12 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-12-31 11:28:26 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-1-26 02:31:50 | 显示全部楼层

源码也要，参考，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-1-26 17:21:07 | 显示全部楼层

楼主，把书共享一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-1-29 17:30:53 | 显示全部楼层

thank you~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-3-23 00:47:24 | 显示全部楼层

我先看看

回复支持反对

使用道具举报

1 ... 18 19 20 212223 24 25 26 ... 38 / 38 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备11010502037710 )

GMT+8, 2026-6-17 05:42 , Processed in 0.032656 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表