设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【verilog】复杂数字电路与系统的VerilogHDL设计技术 ...
123
返回列表 发新帖
楼主: sunward

【verilog】复杂数字电路与系统的VerilogHDL设计技术

[复制链接]
发表于 2008-12-8 11:01:32 | 显示全部楼层
很好，看看阿
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-12-18 11:20:58 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-12-18 13:35:33 | 显示全部楼层

好奇

14不知道会好好的
回复 支持 反对

使用道具 举报

dolico
发表于 2008-12-18 16:35:11 | 显示全部楼层
多谢你们的资源
回复 支持 反对

使用道具 举报

发表于 2009-3-25 12:34:30 | 显示全部楼层
我没有前啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

mastosh
发表于 2012-4-23 12:02:06 | 显示全部楼层
有木有目录
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-4-24 09:18:29 | 显示全部楼层
最好对资源有所介绍，不过我是被名字吸引的。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-5-2 16:54:09 | 显示全部楼层
有数字信号处理的吗
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

cmmjava
发表于 2023-11-26 16:20:00 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:12 , Processed in 0.030295 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表