VMM/UVM/OVM到底有什么不同之处？

huangxjmail · 发表于 2015-3-24 09:51:54

感觉太难了，，不好学

qyxu1979 · 发表于 2015-3-24 10:43:20

验证入门比设计要难，如果你没有验证经验还没人指导确实很难理解uvm，建议你看下张强的那本书，的确很好

astory · 发表于 2015-4-26 11:09:32

测试真的比设计难吗？

xdhuch · 发表于 2015-8-3 16:08:47

还在摸索中。。

ztspac · 发表于 2015-12-25 16:03:30

慢慢来

feitianhu · 发表于 2017-7-24 21:16:57

学习了。。。

liangxu1986 · 发表于 2017-7-28 16:01:11

学习了

yuanpin318 · 发表于 2017-8-3 17:06:46

应该是UVM一统江湖了。

wjh1980 · 发表于 2018-12-29 10:32:08

应该是UVM一统江湖了。

sensylink · 发表于 2018-12-29 11:53:34

验证的关键是如何抓到设计的Bug，以确保设计的正确性。用Verilog也能做testbench验证。

账号		自动登录	找回密码
密码			注册

[求助] VMM/UVM/OVM到底有什么不同之处？