设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制 ...

1 23 / 3 页

返回列表发新帖

楼主: TimChern

[原创] [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制

发表于 2025-4-10 12:11:25 | 显示全部楼层

Thanks!

回复支持反对

使用道具举报

发表于 2025-5-2 00:19:34 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-5-2 17:52:38 | 显示全部楼层

厉害啊，，瞅瞅看

回复支持反对

使用道具举报

发表于 2025-7-22 21:59:13 | 显示全部楼层

new b plus

回复支持反对

使用道具举报

发表于 2025-7-23 08:58:58 | 显示全部楼层

学习学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-7-29 13:47:02 | 显示全部楼层

牛牛牛

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-7-31 16:26:18 | 显示全部楼层

有点东西

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-8-7 14:01:14 | 显示全部楼层

Thanks.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-8-12 12:21:20 | 显示全部楼层

Thanks!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:42 , Processed in 0.114281 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表