设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...
1 ...262728293031323334下一页
返回列表 发新帖
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

[复制链接]
发表于 2020-7-31 14:36:47 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

amir98
发表于 2020-8-25 00:38:25 | 显示全部楼层
greate cheers
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-10-9 15:09:02 | 显示全部楼层
henhao
回复 支持 反对

使用道具 举报

发表于 2020-11-22 18:53:47 | 显示全部楼层
謝謝分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-11-29 15:51:08 | 显示全部楼层
谢谢楼主，下来看看！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-3-1 14:07:25 | 显示全部楼层
感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

vsop
发表于 2021-3-17 10:21:28 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

vsop
发表于 2021-3-17 10:22:25 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

jfeta
发表于 2021-3-17 13:52:19 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

vsop
发表于 2021-3-17 23:15:19 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

下一页 »
1 ...262728293031323334下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:49 , Processed in 0.033523 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表