设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 30 31 32 333435 36 37 38 ... 82 / 82 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2015-9-15 13:52:27 | 显示全部楼层

看看看看

回复支持反对

使用道具举报

发表于 2015-9-17 15:54:07 | 显示全部楼层

谢谢楼主，好东西分享了~~~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-9-17 18:53:10 | 显示全部楼层

学习学习一下~~~

回复支持反对

使用道具举报

发表于 2015-9-17 20:24:00 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2015-9-19 17:24:10 | 显示全部楼层

好东西哈

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

又是一个号

发表于 2015-9-20 23:21:16 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-9-21 08:22:51 | 显示全部楼层

学习一下，想去海思，刚转行

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-9-21 17:07:33 | 显示全部楼层

小白学习一下~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-9-21 21:57:32 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-9-25 01:06:24 | 显示全部楼层

谢谢LZ分享

回复支持反对

使用道具举报

1 ... 30 31 32 333435 36 37 38 ... 82 / 82 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:56 , Processed in 0.032754 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表