设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 请教systemverilog中clocking问题

1 2 34 / 4 页

返回列表发新帖

楼主: decade

[求助] 请教systemverilog中clocking问题

发表于 2013-7-11 16:29:20 | 显示全部楼层

学习了

回复支持反对

使用道具举报

发表于 2013-9-24 11:32:05 | 显示全部楼层

带时序的赋值

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2014-9-23 12:46:50 | 显示全部楼层

看看问题吧

回复支持反对

使用道具举报

发表于 2016-6-15 15:58:08 | 显示全部楼层

看不懂。。。哭

回复支持反对

使用道具举报

发表于 2017-10-25 14:56:40 | 显示全部楼层

多谢了，学习了

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2018-12-7 00:06:12 | 显示全部楼层

thank

回复支持反对

使用道具举报

发表于 2020-2-5 10:23:19 | 显示全部楼层

学习一下！

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:29 , Processed in 0.027531 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表