设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式 ...

1 ... 41 42 43 444546 47 48 49 ... 70 / 70 页下一页

返回列表发新帖

楼主: sphinxing

Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式

发表于 2010-11-12 08:57:01 | 显示全部楼层

还不错啊下来看看

回复支持反对

使用道具举报

发表于 2010-11-12 17:12:41 | 显示全部楼层

thx for your sharing

回复支持反对

使用道具举报

发表于 2010-11-12 23:07:38 | 显示全部楼层

好东东谢谢分享

回复支持反对

使用道具举报

发表于 2010-11-12 23:11:45 | 显示全部楼层

好东东谢谢分享

回复支持反对

使用道具举报

发表于 2010-11-12 23:15:21 | 显示全部楼层

好东东谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-13 14:10:26 | 显示全部楼层

谢谢诶1111

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-11-14 14:56:40 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-15 11:23:52 | 显示全部楼层

我想下载

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-11-15 11:25:30 | 显示全部楼层

怎么现在回复这么复杂

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-15 11:27:24 | 显示全部楼层

诶...忒不方便

回复支持反对

使用道具举报

1 ... 41 42 43 444546 47 48 49 ... 70 / 70 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:05 , Processed in 0.034677 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表