设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout资料区 › 《集成电路版图LAYOUT设计与Cadence》讲义

1 ... 45 46 47 484950 51 52 53 ... 57 / 57 页下一页

返回列表发新帖

楼主: wintoborn

[资料] 《集成电路版图LAYOUT设计与Cadence》讲义

发表于 2021-6-1 14:30:21 | 显示全部楼层

很老的东西没有太大参考价值！！！

回复支持反对

使用道具举报

发表于 2021-6-2 16:20:55 | 显示全部楼层

点赞

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-6-2 17:50:32 | 显示全部楼层

感謝大大無私分享非常好的教學

回复支持反对

使用道具举报

发表于 2021-6-10 10:52:24 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-6-15 22:15:02 | 显示全部楼层

很详细的入门资料非常
常好

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-6-26 15:54:31 | 显示全部楼层

最近在学习画版图

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-6-30 08:28:11 来自手机 | 显示全部楼层

学习了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-1-14 09:58:59 | 显示全部楼层

好资料，多谢！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-1-14 10:13:22 | 显示全部楼层

看看~~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-1-20 14:26:25 | 显示全部楼层

弄下来看看....

回复支持反对

使用道具举报

1 ... 45 46 47 484950 51 52 53 ... 57 / 57 页下一页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 23:46 , Processed in 0.040587 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表