设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 48 49 50 515253 54 55 56 ... 82 / 82 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2017-7-24 08:53:36 | 显示全部楼层

感谢楼主分享！

回复支持反对

使用道具举报

发表于 2017-7-24 19:38:50 | 显示全部楼层

不是海思，骗子

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-7-28 21:23:45 | 显示全部楼层

感謝分享~~~

回复支持反对

使用道具举报

发表于 2017-7-29 21:04:48 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2017-9-13 19:31:29 | 显示全部楼层

同一个项目组，同一个公司，最好是统一风格，要不然后期调试麻烦了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-9-14 10:38:54 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-9-14 12:21:55 | 显示全部楼层

内部资料，不错不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-9-15 01:44:29 | 显示全部楼层

非常感謝~~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-10-5 10:30:03 | 显示全部楼层

骗人的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-10-7 10:57:20 | 显示全部楼层

感谢分享！

回复支持反对

使用道具举报

1 ... 48 49 50 515253 54 55 56 ... 82 / 82 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:20 , Processed in 0.033880 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表