设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 2 3 4 567 8 9 10 ... 27 / 27 页下一页

返回列表发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2011-6-18 21:17:38 | 显示全部楼层

谢谢!!!!!!!!!

回复支持反对

使用道具举报

发表于 2011-7-11 20:31:08 | 显示全部楼层

太赞了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-28 23:30:06 | 显示全部楼层

好东西，谢谢啦

回复支持反对

使用道具举报

发表于 2011-9-12 01:02:35 | 显示全部楼层

谢谢楼主，，下了，，，确实是好东西哈...

回复支持反对

使用道具举报

发表于 2011-9-18 14:48:36 | 显示全部楼层

thank you !

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-9-18 20:13:01 | 显示全部楼层

回复 1# jerome555
xiexie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-9-18 20:15:53 | 显示全部楼层

回复 1# jerome555

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-9-18 20:16:43 | 显示全部楼层

回复 51# testn

真是好东西

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-9-25 19:50:11 | 显示全部楼层

好东西，找了好久了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-10-23 16:08:44 | 显示全部楼层

果断收藏！@

回复支持反对

使用道具举报

1 2 3 4 567 8 9 10 ... 27 / 27 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 00:37 , Processed in 0.041943 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表