设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【数字VLSI芯片设计—使用Cadence和Synopsys CAD工具】E ...
1 ...585960616263646566下一页
返回列表 发新帖
楼主: benemale

[原创] 【数字VLSI芯片设计—使用Cadence和Synopsys CAD工具】E.Brunvand 著【中文清晰版】

[复制链接]
发表于 2017-11-2 20:20:43 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2017-11-2 20:22:57 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-11-2 20:23:59 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2017-11-2 20:25:13 | 显示全部楼层
回复 支持 反对

使用道具 举报

kora17
发表于 2017-11-3 09:50:54 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-11-3 10:58:20 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-11-3 11:20:23 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

tezhi
发表于 2018-1-24 11:10:06 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-1-24 14:36:01 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-4-17 17:26:46 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1 ...585960616263646566下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-14 02:41 , Processed in 0.032820 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表