设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 2 3 4 5 678 9 10 11 ... 198 / 198 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2018-11-30 09:05:14 | 显示全部楼层

看看给力不

回复支持反对

使用道具举报

发表于 2018-11-30 11:44:50 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-11-30 13:37:27 | 显示全部楼层

看看看看看

回复支持反对

使用道具举报

发表于 2018-11-30 15:28:10 | 显示全部楼层

lihai

回复支持反对

使用道具举报

发表于 2018-12-2 09:38:56 | 显示全部楼层

回复 1# yoof2000

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-2 16:22:33 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-12-6 14:17:40 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-6 17:26:05 | 显示全部楼层

很不错的哦哦

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-12-6 22:14:28 | 显示全部楼层

多谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-7 17:33:35 | 显示全部楼层

trsg sdh sdgh sdhsd

回复支持反对

使用道具举报

1 ... 2 3 4 5 678 9 10 11 ... 198 / 198 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 00:30 , Processed in 0.034564 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表