设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches-Functional Verification of HDL M ...

1 2 3 4 5 6 789 10 / 10 页下一页

返回列表发新帖

楼主: staroad2013

[资料] Writing Testbenches-Functional Verification of HDL Models

发表于 2020-3-29 11:04:19 | 显示全部楼层

感谢楼主分享资料

回复支持反对

使用道具举报

发表于 2020-3-29 23:25:01 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-5-11 22:59:35 来自手机 | 显示全部楼层

需要学习

回复支持反对

使用道具举报

发表于 2020-6-3 16:27:07 | 显示全部楼层

多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-8-11 18:55:08 | 显示全部楼层

support you

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-11-13 23:56:51 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-5-24 23:01:01 | 显示全部楼层

支持！！感谢分享！！！十分需要这份资料哈哈

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-5-25 16:09:26 | 显示全部楼层

感谢分享！十分需要！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-9-9 18:17:20 | 显示全部楼层

great

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-13 16:05:26 | 显示全部楼层

thanks for sharing....

回复支持反对

使用道具举报

1 2 3 4 5 6 789 10 / 10 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 23:00 , Processed in 0.033085 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表