设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 3 4 5 6 789 10 11 12 ... 30 / 30 页下一页

返回列表发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2019-11-18 08:36:33 | 显示全部楼层

损失好多银子

回复支持反对

使用道具举报

发表于 2019-11-18 08:45:19 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-11-18 13:22:49 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2019-11-19 16:59:59 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-11-23 10:05:12 来自手机 | 显示全部楼层

打不开

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-12-2 09:40:31 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-12-2 09:52:55 | 显示全部楼层

多谢分享，赞赞赞

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

虚幻的世界6101

发表于 2019-12-2 11:44:19 | 显示全部楼层

多谢分享，楼主发大财

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-12-3 19:10:13 | 显示全部楼层

非常不错的学习材料，多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-12-4 15:57:19 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 30 / 30 页下一页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 06:11 , Processed in 0.027985 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表