设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

1 ... 3 4 5 6 789 10 11 12 ... 20 / 20 页下一页

返回列表发新帖

楼主: liuchao_L

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

发表于 2021-8-3 16:12:35 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2021-9-27 23:21:33 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-9-27 23:49:04 | 显示全部楼层

Thanks for sharing.

回复支持反对

使用道具举报

发表于 2021-9-27 23:54:43 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

发表于 2021-10-4 17:06:47 | 显示全部楼层

是中文版的吗？多谢啦

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-6 08:48:21 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-10-6 08:51:46 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-6 08:53:22 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-10-6 08:54:16 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-8 16:05:46 | 显示全部楼层

不错的中文版资料

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 20 / 20 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:04 , Processed in 0.037234 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表