设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA & CPLD的数字IC设计方法(美)(完整中文版) ...
123456789
返回列表 发新帖
楼主: szhelen

基于FPGA & CPLD的数字IC设计方法(美)(完整中文版)

[复制链接]
airaing
发表于 2012-7-2 20:10:43 | 显示全部楼层
基于FPGA & CPLD的数字IC设计方法
回复 支持 反对

使用道具 举报

发表于 2015-6-13 23:20:20 | 显示全部楼层
谢谢无私分享！！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-6-13 23:21:05 | 显示全部楼层
谢谢无私分享！！！！！
回复 支持 反对

使用道具 举报

发表于 2015-6-13 23:39:15 | 显示全部楼层
谢谢无私分享！！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-6-13 23:40:19 | 显示全部楼层
Verilog HDL高级数字设计
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-6-13 23:48:13 | 显示全部楼层
谢谢分享！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-9-8 13:17:04 | 显示全部楼层
好费信元哟
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-9-9 18:59:41 | 显示全部楼层
文件真多啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

casejob
发表于 2024-11-16 19:59:41 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123456789
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:04 , Processed in 0.026720 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表