设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › 夏宇闻Verilog_HDL数字设计与综合(第二版)

1 2 3 4 5 6 7 89 / 9 页

返回列表发新帖

楼主: feiniao114

[资料] 夏宇闻Verilog_HDL数字设计与综合(第二版)

发表于 2024-4-22 00:22:27 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2024-4-27 10:56:16 | 显示全部楼层

谢谢分享，支持共享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-12-10 21:35:43 | 显示全部楼层

找了这本书好久，谢谢

回复支持反对

使用道具举报

发表于 2025-2-10 17:36:00 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2025-6-7 12:29:00 | 显示全部楼层

不太清晰

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 3 4 5 6 7 89 / 9 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:11 , Processed in 0.026740 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表