设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范
1 ...45678910111213... 82下一页
返回列表 发新帖
楼主: knight0123

[资料] 华为海思采用的verilog编码规范

[复制链接]
发表于 2013-11-10 19:44:50 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-11-14 13:43:56 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-11-14 19:25:03 | 显示全部楼层
回复 支持 反对

使用道具 举报

fixit
发表于 2013-11-14 21:14:08 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-11-15 09:28:52 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-11-15 09:43:44 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-11-16 21:03:50 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-11-17 00:23:07 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-11-17 21:32:54 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-11-27 16:26:54 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1 ...45678910111213... 82下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-14 04:26 , Processed in 0.040632 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表