设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 4 5 6 7 8910 11 12 13 ... 198 / 198 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2018-12-9 21:27:07 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

发表于 2018-12-9 21:29:44 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-10 12:14:19 | 显示全部楼层

niuniuniu

回复支持反对

使用道具举报

发表于 2018-12-11 06:49:35 | 显示全部楼层

回复下，学习学习

回复支持反对

使用道具举报

发表于 2018-12-11 18:56:08 | 显示全部楼层

thanks thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-14 13:45:39 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-12-14 14:27:14 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-15 22:21:03 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-12-16 16:10:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-12-19 15:28:13 | 显示全部楼层

学习学习

回复支持反对

使用道具举报

1 ... 4 5 6 7 8910 11 12 13 ... 198 / 198 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:58 , Processed in 0.044510 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表