数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 110 111 112 113114115 116 117 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 时序违例原因	aiqiongqiong 2022-3-31	03128	aiqiongqiong 2022-3-31 14:07
[求助] 上电复位por复位时间一般多长比较合适？?	zh123456789 2010-12-7	97340	503860720 2022-3-30 21:36
[求助] 求指导，怎么改变instance name的颜色？	hyxdg123456 2021-4-14	12105	小妖精231 2022-3-29 20:21
[求助] 请问，有哪些手段可以间接判断电路发生了亚稳态呢？	come_on_sn 2022-3-29	01407	come_on_sn 2022-3-29 13:49
[求助] pattern仿真	fangwang85 2019-1-16	33171	chengtwa 2022-3-29 12:22
[求助] DS28E01-100 有偿求助	asic_service 2022-3-29	02136	asic_service 2022-3-29 10:24
[求助] 何乐年--P146仿真	自由落体的虹 2022-3-20	42606	kswlymqq 2022-3-29 09:20
[求助] 求问如何选择PAD的类型	supermustang 2012-8-14	43467	夏尔 2022-3-28 19:21
[求助] 数字系统设计时，是不是应该尽量避免占空比非50%的时钟信号呢？	come_on_sn 2022-3-28	01596	come_on_sn 2022-3-28 16:43
[其它] 无	辛中臣 2022-3-28	12449	wzx520 2022-3-28 14:58
[求助] 【讨论】同频不同相的时钟分频逻辑	come_on_sn 2022-3-25	42163	come_on_sn 2022-3-28 11:02
[求助] fifo输出的data_valid控制信号，作为下游模块的输入时 ...2	come_on_sn 2022-3-13	144047	come_on_sn 2022-3-28 10:55
[求助] IMC状态机覆盖率分析	1252005989 2022-3-27	02175	1252005989 2022-3-27 19:35
[求助] 32字节对应的地址大小 - [悬赏 53 信元资产]	JINNINE 2020-12-28	93395	gerry1812 2022-3-27 18:23
[求助] 初学SystemVerilog，用VCS，不太明白如下错误	youngstone 2013-1-25	811506	辛中臣 2022-3-27 17:26
[求助] Video codec方向的芯片设计工作前景怎么样？	seaguoyi 2021-7-1	12354	kopera 2022-3-26 20:46
[求助] 求助大家 fifo 的深度可以是奇数吗，如果可以怎么设计？	yhgaohaoa 2022-3-26	11800	asic_service 2022-3-26 18:40
[原创] 有限域乘法器的verilog 实现方法	wu1985 2022-3-26	13057	wu1985 2022-3-26 17:20
[求助] Dmux来实现多位宽信号跨时钟域同步的问题。谢谢 ...2	青阳尘 2017-5-21	1118939	九州客 2022-3-26 09:58
[求助] 求教USB HUB的问题	dqwuf2008 2022-3-25	02161	dqwuf2008 2022-3-25 09:13
[招聘] 3000元做个软件无线电任务、USRP\GNU RADIO，完成即可不坐班	chenwen3678 2022-3-17	52675	ww0439 2022-3-25 07:26
[求助] PCIE RC和EP	Ground_lan 2016-8-16	915152	masaka_xlw 2022-3-25 04:29
[资料] TCL脚本学习资料 ...2 3 4 5 6..8	yy00668 2016-9-10	7032483	最爱吃饺子 2022-3-24 14:31
[求助] gv文件是什么鬼？	jmjmjm123 2020-11-9	55535	roc2007 2022-3-24 00:20
[求助] 请教下，nlint和verdi VCS软件的license环境变量如何配置？ ...2	american007 2018-4-9	169488	hyperpicc 2022-3-23 22:28
[求助] 联合Modesim仿真失败	黄焖鸡 2022-3-23	01476	黄焖鸡 2022-3-23 17:16
[求助] SDP阶段和FDP阶段是什么意思	1252005989 2022-3-12	23724	macal 2022-3-23 10:21
[求助] 上华0.5um工艺库使用	自由落体的虹 2022-3-17	32457	gjy1095481875 2022-3-23 09:55
[活动] AMD FPGA+MathWork联合直播：从MATLAB/Simulink到HDL，基于模型的FPGA/SoC设计	jackzhang 2022-3-22	13348	yaoqing88 2022-3-23 02:20
[求助] Verilog testbench中将一个initial begin end块写到一个独立的.v文件时的问题	xcxfly 2016-4-26	86970	gerry1812 2022-3-22 12:28
[求助] 新手请教，如何在Quartus使用SDC 打印出所有的 port？	yungchan 2022-3-21	12135	A1985 2022-3-21 22:25
[讨论] 这个信号需要做跨时钟域处理吗	王之凡 2022-3-21	32093	王之凡 2022-3-21 19:27
[求助] 有关在linux下安装cadence IC616	cws1228 2017-1-18	23784	569823046 2022-3-21 15:45
[求助] Quartus HLS如何支持cyclone IV类型的器件 - [悬赏 100 信元资产]	LuiLui 2022-3-20	02177	LuiLui 2022-3-20 10:39
[求助] SYNPLIFY 约束设置	sss08_leon 2022-3-10	12280	IC.Michael 2022-3-19 22:39

1 ... 110 111 112 113114115 116 117 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块