在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[招聘] 思特威招聘 新人帖 ycynb 2021-4-14 02626 ycynb 2021-4-14 13:53
[求助] IIR工频抑制滤波器上板调试发现没效果 424202632 2021-4-13 12289 424202632 2021-4-13 09:36
[求助] 异步fifo 的modelsim仿真出现错误 新人帖 - [悬赏 20 信元资产] 橘雄辉 2021-4-10 53126 任平生 2021-4-10 20:35
[求助] 边缘检测算法时序 最能飞的芯片人 2021-4-8 22506 被选召的孩子 2021-4-10 13:07
[求助] spyglass现在都换成了vc_static吗? dqwuf2020 2021-4-10 02378 dqwuf2020 2021-4-10 11:09
[求助] 求各位大佬看看异步fifo的modelsim仿真编译错误到底咋回事 新人帖 橘雄辉 2021-4-10 02284 橘雄辉 2021-4-10 09:34
[调查] 大家设计都用什么仿真软件,讨论下你所使用软件的优缺点  ...2 tangyutao 2013-10-30 1411818 呱呱年 2021-4-10 01:07
[求助] 关于uart接收模块的 奇偶校验的问题 - [已解决] weizqsocool 2021-4-8 43152 bloodtea 2021-4-9 22:23
[资料] 非常适合初学者学习的FPGA程序 flowertju 2014-9-19 03077 flowertju 2021-4-9 21:48
[求助] dc仿真的电容隔直问题 Augustus98 2021-4-7 82819 Augustus98 2021-4-9 16:58
[求助] 求助破解过dvteclipse的大神 新人帖 jinjiahao 2019-7-5 83672 shaolufeng 2021-4-9 16:04
[求助] 写了一个直方图均衡化的程序,但是不能综合,不知道是哪里出了问题,请大神指点 kuaidianpao 2016-7-5 94799 smarthb 2021-4-9 11:35
[求助] VIVADO宏定义的参数最大值是多少呢 Arthurjlin 2021-2-22 53946 smarthb 2021-4-9 11:15
[资料] 《深入浅出玩转fpga》pdf电子书共享  ...2 wsz561208 2015-10-14 126569 Bao191 2021-4-8 23:59
[原创] 5G/B5G基带,私人定制,“秒”手可得 新人帖 minghuanju 2021-4-8 02127 minghuanju 2021-4-8 10:07
[求助] 关于uart接收模块的 奇偶校验的问题 weizqsocool 2021-4-7 02156 weizqsocool 2021-4-7 22:13
[求助] I2C/SPI这种通信接口应该如何做IO约束 mysoul 2021-3-16 44307 andywang3791 2021-4-7 10:55
[求助] 请问有大佬知道是否有xilinx开发板使用qspi psram的吗? 新人帖 always2 2021-4-6 01560 always2 2021-4-6 15:59
[求助] 求SMIC 28nm memory compiler dqwuf2020 2021-4-5 12194 leadway1314 2021-4-6 15:22
[原创] vcs加密verilog代码的方法 justinherman 2021-4-6 03155 justinherman 2021-4-6 12:28
[原创] 基于FPGA的3D视频开发,不断更新中...  ...23 gvi-tech 2014-12-13 2514991 ikanbilis 2021-4-6 10:35
[求助] 关于利用NC-Verilog进行前仿真的问题 新人帖 Amyha 2021-4-5 22254 Amyha 2021-4-5 19:07
[资料] FPGA开发实用教程 zyqbluesky 2015-11-2 74067 zjmcc 2021-4-5 10:12
[资料] Hardware - Interscience Introduction to DSP and Filter Design  ...2 shubh_ic 2013-3-28 197074 zjmcc 2021-4-5 10:07
[资料] Xilinx配置入门指南  ...23 suyang27 2011-4-4 2111074 zjmcc 2021-4-5 10:01
[资料] SystemVerilog for Design  ...2 xiaohanhaowei 2017-1-14 197494 zjmcc 2021-4-5 09:58
[求助] Stratix系列如何重新配置LUT? ibenben666 2021-4-4 01282 ibenben666 2021-4-4 20:03
[求助] axi总线narrow传输问题 1252005989 2021-4-3 33404 randolpha 2021-4-4 09:05
[求助] 资源求助,求好心人帮忙下载xilinx 的xapp1169.zip文件 zm19830216 2021-4-3 01986 zm19830216 2021-4-3 06:45
[求助] Design_compiler和Design_vision用哪个来综合呢? dqwuf2008 2021-4-2 32152 jiaoda 2021-4-2 23:55
[资料] fpga资料 customabcd 2014-8-17 43398 zjmcc 2021-4-2 21:08
[资料] fpga常用调试技术  ...234 xingchen112 2013-5-19 3317994 zjmcc 2021-4-2 21:07
[资料] FPGA时序分析与逻辑优化 shenhao198801 2015-8-28 43466 zjmcc 2021-4-2 20:33
[资料] Xilinx官方的6个EDK实验(中文版) zyqbluesky 2015-11-2 53054 zjmcc 2021-4-2 20:29
[资料] Digital Transmission of Analog Signals shubh_ic 2013-3-28 23608 zjmcc 2021-4-2 20:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-17 18:12 , Processed in 0.238087 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块