数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 144 145 146 147148149 150 151 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ISE中综合后给出的最高时钟速率和布局布线后的最高速率	come_on_sn 2021-3-17	01872	come_on_sn 2021-3-17 17:08
[求助] vcs解析后在vcs中找不到WORK ...2	american007 2018-12-10	109488	rango_1 2021-3-17 14:08
[求助] formality求助	herezt 2012-3-14	922063	pkuzhao 2021-3-17 10:30
[求助] AHB中Burst回环传输时地址的跳转是怎样进行的？	周志鹏 2021-3-16	11991	周志鹏 2021-3-16 19:38
[求助] 问一下下边这张表的（a）是不是画反了？	812304641 2021-3-13	32178	812304641 2021-3-16 19:27
[资料] VLSI设计	韩一飞 2021-3-13	32602	ipex 2021-3-16 16:30
[求助] SPI协议中双向移位寄存器有没有读空,写满的标志呢？如果有的话是什么呢？没有的话，we... - [悬赏 2 信元资产]	小小情绪 2021-3-13	22643	ffq513 2021-3-16 15:52
[资料] 夏闻宇Verilog教学视频	bandaotihezi 2021-3-11	12683	bandaotihezi 2021-3-16 14:22
[求助] 关于双FF间保持时间的疑惑	被选召的孩子 2021-3-14	42260	被选召的孩子 2021-3-15 09:35
[求助] SPI协议中双向移位寄存器有没有读空,写满的标志呢？	小小情绪 2021-3-13	11619	atuhappy 2021-3-13 15:46
[求助] 多路复用器的控制是静态的是什么意思？	812304641 2021-3-13	22183	812304641 2021-3-13 15:45
[求助] SPI协议问题	小小情绪 2021-3-11	52654	小小情绪 2021-3-12 23:17
[转贴] 杂谈：跨时钟域(CDC) - 如何让信息可预测	fiser 2021-3-12	02865	fiser 2021-3-12 11:44
[求助] 多输入逻辑门	AlexaGreen 2021-3-10	23784	ICS 2021-3-12 10:01
[求助] 关于DC和ICC线网延迟计算模型问题	crazyhah 2021-3-11	42199	crazyhah 2021-3-12 09:57
[求助] Spdif 传输速率以及音频数据传输带宽	zhenzhenhua 2021-3-11	01850	zhenzhenhua 2021-3-11 17:59
[求助] 有将C++算法转化为Verllog代码经验的高手请进 ...2 3	psd0208 2011-8-29	2116930	lewispoiuy 2021-3-11 14:02
[求助] 用88E1111实现千兆以太网和SFP通信的问题	zhubaojun 2011-8-18	921867	zfcswd 2021-3-11 11:39
[讨论] SDRAM和DDR2控制器编写 ...2 3 4	cpagm@qq.com 2015-7-9	3217068	lyflying 2021-3-11 10:41
[求助] 求助：如何用FPGA来验证AFC（自动频率控制） ...2	yic2000 2012-6-25	105472	S10062140358 2021-3-11 10:16
[求助] Design Compiler 到IC Compiler 流程問題 ...2	leesg 2010-6-21	1710210	zhwps 2021-3-11 09:39
[求助] 请问SV中实例化后面（.*）是什么意思	xiaocanjia 2021-3-8	22195	my2817 2021-3-11 09:34
[求助] 关于FPGA中高速DAC和DDS的问题	feiyuzhuxian 2016-10-26	44938	黑桃ACE 2021-3-10 21:41
[求助] 门控时钟能实现占空比为50%的8分频吗？	dqwuf2008 2021-3-10	01898	dqwuf2008 2021-3-10 16:15
[讨论] vivado传参	hitten 2021-3-8	64111	hitten 2021-3-10 09:37
[求助] synopsys coreConsultant 使用讨论	xjmillie 2013-7-18	512081	pollaris 2021-3-10 09:22
[解决] 参数化的位宽	user123random 2018-3-9	43457	shu_hlq 2021-3-10 01:47
[求助] 游标卡尺型TDC的延迟理论上不是能做的很小吗？什么限制了精度	阿斯siur 2021-3-9	02070	阿斯siur 2021-3-9 15:05
[求助] 怎样快速看懂一个较大的verilog模块代码 ...2 3	fjmwu 2012-8-20	2316040	兵熊熊一窝 2021-3-8 17:59
[求助] input_delay和ouput_delay在顶层有pad的情形下如何设置	zhang113 2021-3-3	42271	zhang113 2021-3-6 12:09
[原创] BUFG的驱动能力	谁枫而飘 2021-3-5	03438	谁枫而飘 2021-3-5 22:36
[求助] 关于奇数分频电路的毛刺问题 ...2 3	songzijian87 2012-10-8	2616518	rvisk 2021-3-5 17:54
[求助] ISE中 ILA IP核增加观测信号后，时序不符合要求	come_on_sn 2021-3-5	01786	come_on_sn 2021-3-5 09:14
[求助] altera的quartusII中在进行时钟约束的时候set_clock_groups选择asynchronous或者exclusive是不是都一样	851018986 2021-3-3	12099	gaurson 2021-3-4 19:29
[原创] 芯片降压后的未解之谜：hold的罪过吗？	lichangyun 2021-3-3	63622	lichangyun 2021-3-4 16:07

1 ... 144 145 146 147148149 150 151 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块