数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 153 154 155 156157158 159 160 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] pcie pcs接口设计的注意哪些方面 ...2	asicyang 2013-8-10	1711326	dqwuf2008 2020-11-24 16:06
请问怎么能有效的消除glitch？ ...2 3 4	greatrebel 2003-10-29	3643715	豪杰大侠 2020-11-24 15:01
[求助] 求助！如何用verilog设计一个深度为4的buffer？	JINNINE 2020-11-24	02535	JINNINE 2020-11-24 11:59
[求助] FPGA高阻态的端口采回来是0还是1呢	Arthurjlin 2020-11-22	24594	Arthurjlin 2020-11-24 08:47
[原创] 乘法器讨论	jeketai 2020-11-21	32695	jeketai 2020-11-23 16:04
[求助] 关于vivado运行中断电后的处理	rv_1101 2020-11-22	73356	zzj0329 2020-11-23 13:30
[原创] FPGA中的时序约束的两种方法（主要针对IO延迟约束）	WZY970213 2020-11-23	02282	WZY970213 2020-11-23 10:07
[求助] clk端口对应的IO pad选择	zhang113 2020-11-20	53313	zzj0329 2020-11-22 12:12
老话题，关于独热码状态机 ...2 3	chit_wps 2009-9-24	2616165	JmHm 2020-11-22 11:22
[资料] adi模数混合资料	何思宇 2020-11-22	02337	何思宇 2020-11-22 09:16
有符号乘法器与无符号乘法器在硬件实现上的区别？	elhw2 2008-6-4	66061	jeketai 2020-11-20 23:20
[原创] 芯片架构？	Marvin.Liang 2018-12-9	85386	arthur_wang_orz 2020-11-20 22:40
[求助] 请问一下，quartus ii 13.1为什么不能调用pll的ip核	Fomalhaut 2020-9-23	12609	ilovinit 2020-11-20 13:53
[求助] FPGA实现一个随机数产生器的问题	hjc19951212 2020-11-7	22231	hjc19951212 2020-11-19 19:54
[求助] 我这个DC可以使用DFTCompilerm吗	郑伟 2020-11-19	01850	郑伟 2020-11-19 17:00
[求助] 在verilog赋值语句之前加延时信息可以被综合吗？ ...2	sages 2012-5-6	1614383	Captain_Rail 2020-11-19 16:58
[求助] 求一个二进制码转换为温度码的verilog代码	dodo4599 2013-2-19	35034	veri·1Warren 2020-11-17 15:02
[求助] 时钟切换 ...2	Tsuh2017 2019-6-7	135179	fangwang85 2020-11-17 11:30
[求助] SRAM中的Column-mux是什么意思？	wushiqiang 2012-3-1	818762	zhang5966180 2020-11-16 14:17
[求助] MATLAB 2017 Simulink里switch输出怎么是三角波	zlq? 2020-11-15	02657	zlq? 2020-11-15 13:27
[资料] 最新IC芯片封装、单晶炉等资料	zgaytc 2020-8-31	32371	Zhangshuan 2020-11-15 05:01
[求助] vivado IP核内部保持时间违例怎么处理	Arthurjlin 2020-10-19	75600	Arthurjlin 2020-11-13 21:30
[求助] Design Compiler 2016.03 -sp1	SiPhantom001 2020-3-30	22207	asic_service 2020-11-13 20:48
[资料] Scaler verilog ...2	明天，你好1 2016-12-27	136845	liumo163 2020-11-13 17:18
[求助] FPGA时钟问题	bpengfu 2020-11-10	32382	单行路 2020-11-13 15:44
[求助] ISE在map的时候时间很长	htj844575037 2014-10-22	711672	jihuang0212 2020-11-13 10:23
[求助] 哪个版本的ISE稳定并且有破解? ...2	jerrycao 2014-9-24	148099	jihuang0212 2020-11-13 10:22
[求助] ISE综合，综合报告上的资源利用问题	baona91 2015-2-4	67731	jihuang0212 2020-11-13 10:21
[求助] 用逻辑分析仪抓取JTAG信号 ...2	AlbertJhun 2020-10-20	125904	AlbertJhun 2020-11-12 22:26
[求助] dc_shell>下面输入任意指令都退出是怎么回事？	HADIST 2013-3-26	23501	thjan65 2020-11-12 21:52
[求助] cycloneV gmii ping丢包问题	pengyouxiaohui 2020-11-12	02120	pengyouxiaohui 2020-11-12 16:32
我这有一老外写的iic，可以传上来吗？	danielmann 2003-11-12	55499	zxyglx 2020-11-11 10:05
[求助] DC综合问题 - [已解决]	zero_zjl 2020-11-9	24451	zero_zjl 2020-11-10 17:14
[求助] icfb中仿真激励信号vpwl只可以设置50个转折点？ ...2	speedUp 2011-11-3	1114317	大学生视野 2020-11-10 15:35
[求助] 关于CycloneV tranceiver PHY IP的千兆网ping丢包问题	pengyouxiaohui 2020-11-10	02396	pengyouxiaohui 2020-11-10 15:05

1 ... 153 154 155 156157158 159 160 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块