数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 188 189 190 191192193 194 195 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vhdl的blackbox问题？急啊	xuchaolz 2014-1-25	33697	mnp55 2019-7-18 22:54
[调查] Best tool to code VHDL / VERILOG	mnp55 2019-7-18	22755	黑桃ACE 2019-7-18 22:43
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 ...2 3 4 5 6..11	wadezhu 2010-5-2	10741358	mnp55 2019-7-18 21:44
[求助] FPGA design / Digital design 有好书帮助提高吗？	not0 2019-5-26	61969	mnp55 2019-7-18 21:42
[转贴] verilog vhdl混合编程	xkxaut0701 2012-11-16	49553	mnp55 2019-7-18 18:16
[招聘] 上海闵行区招聘数字设计模拟设计，公司去年营收过7亿	chrissirhc 2019-5-5	72477	qiu090909 2019-7-18 17:53
[讨论] Ius92 IUS82 patch+license生成器	nazhaahai 2017-2-14	96979	ywic 2019-7-18 09:50
[原创] virtex-5的pcie也不是软核吧？	american007 2019-6-26	62288	菲尼克兔 2019-7-17 23:01
[求助] GTX同GTY通信	chaoyangtianxia 2019-7-5	33893	wanghl_beijing 2019-7-17 22:54
[求助] FPGA DSP使用	liujingshu 2019-7-8	11345	wanghl_beijing 2019-7-17 22:49
[原创] FPGA时序约束教程 FPGA时序教程 FPGA时序视频明德扬视频	goodbey155 2018-8-21	12423	小明d 2019-7-17 22:29
[求助] vivado下使用DDR4 IP核出错	杨义 2019-7-17	25928	杨义 2019-7-17 21:36
[原创] 移植xilinx的pcie仿真问题？	american007 2019-6-15	41670	ussr88 2019-7-17 10:44
[原创] 某腾讯系深度学习AI相关岗位分享	czp405506 2019-7-16	02323	czp405506 2019-7-16 16:27
[资料] SiI9022A HDMI transmitter	dora12 2016-7-28	33324	mainhand 2019-7-15 21:31
[求助] FPGA做算法需要掌握哪些知识	wangee 2009-12-16	95172	forlogic 2019-7-15 09:22
[求助] 【已解决】verilog中定义的存储空间的初始化问题	ningyuan198 2016-12-23	65273	YYFFLLMMNN 2019-7-15 08:47
[求助] 这个always块中if语句的条件是啥意思？	freebigfish 2019-7-9	32244	freebigfish 2019-7-15 08:40
[转贴] 关于时钟门控的资料	peter861021 2019-7-13	02354	peter861021 2019-7-13 20:15
[原创] Virtex-5 的两个pcie block的关系？	american007 2019-7-2	11913	besarkecil 2019-7-13 15:17
[求助] 修改SDF后仿问题	zhengreat 2019-7-8	22523	kka 2019-7-13 00:31
[求助] 开发ARM单片机需要用FPGA来验证吗？	1151712199 2019-7-11	21624	kka 2019-7-13 00:25
[求助] 请教，在Signal tap中如果要采样全局时钟（即频率最高的时钟），采样时钟怎么设置呢？	hangaofei726 2010-1-19	76152	打回原形 2019-7-11 19:12
[原创] [连接Vivado和Matlab的全自动化操作] ...2 3	yaoguaiws 2013-3-30	2415532	张乐 2019-7-11 16:52
[求助] sta sdf max min delay问题	ever4ever 2019-7-10	12562	七点班车 2019-7-10 23:07
[原创] 急找！请帮忙推荐集成电路设计公司	Panhui1989 2019-7-9	41644	Panhui1989 2019-7-10 09:24
[求助] 求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 - [悬赏 500 信元资产] ...2	scratdqy 2015-7-28	179757	荒漠小草 2019-7-9 21:04
[原创] 请教一下，serdes和gtx是什么关系 ...2	lantice0001 2012-2-5	109693	荒漠小草 2019-7-9 21:03
[求助] ISIM仿真过程中信号出现不定态（变红线）	啵啵 2019-5-19	33647	YYFFLLMMNN 2019-7-9 16:25
[求助] 请教一个等式含义	freebigfish 2019-7-1	52451	emperor540 2019-7-9 15:41
[求助] uart ip 设计的时序	z894811350 2019-7-4	71898	emperor540 2019-7-9 15:40
[求助] Designware里的.v文件都是模型文件?	zsj230713 2019-7-4	32263	puxiancheng 2019-7-9 10:06
[求助] ise下的clocking wizard ip仿真没有波形	freebigfish 2019-7-8	22803	freebigfish 2019-7-9 08:46
[讨论] D flip-flop 的电路图	user123random 2019-7-8	03186	user123random 2019-7-8 17:07
[求助] 新手求助各位大神，PCIE设备Link up的问题 - [悬赏 10 信元资产]	adfad1 2019-4-24	56899	pumpkin 2019-7-8 08:44

1 ... 188 189 190 191192193 194 195 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块