在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于熵编码的问题请教 wk250 2019-6-25 0948 wk250 2019-6-25 17:21
[求助] fpga可以模拟新器件电路吗? keebope 2019-6-25 01925 keebope 2019-6-25 11:21
[求助] Ubuntu 18.04 + Quartus 14.0 NIC ID=000000000000,怎么破? PaulDE 2019-1-28 43016 swufish 2019-6-24 22:52
[求助] 工作选择,5g芯片前端还是物联网fpga设计 陌路烟云 2019-6-24 22530 陌路烟云 2019-6-24 17:39
[原创] questasim的vlog命令执行不需要-L加xilinx的仿真库吗 ? american007 2019-6-21 22376 wangjun403 2019-6-24 17:30
[资料] 基于LX9开发板的接触式智能卡快速原型验证平台设计 精华1 tomnicman198 2012-6-28 85055 yehuanauto 2019-6-24 11:35
[讨论] ise chipscope 使用讨论 luoyanghero 2016-1-30 74806 sutaotao2001 2019-6-24 06:08
[讨论] 二进制减法电路 user123random 2019-6-23 02246 user123random 2019-6-23 20:33
[求助] questa里面怎么调整字体大小 X6J6P6 2019-6-23 01857 X6J6P6 2019-6-23 14:15
[讨论] 跨时钟域工具 MeridainCDC jab 2014-2-25 54326 kajaljain 2019-6-23 07:40
[原创] modelsim 仿真脚本里的do文件是符号什么语法的文件? american007 2019-6-21 11466 gaurson 2019-6-22 17:33
[求助] 关于204b的调试 Khaleesi 2016-7-17 22427 cllif 2019-6-22 10:38
[求助] DDR3面试求助 - [悬赏 100 信元资产] fuxiaolicaicai 2019-6-20 32721 watertree 2019-6-22 09:35
[求助] 求教PCIE EP是否能够发起对RC的访问 Ground_lan 2016-8-16 99335 american007 2019-6-22 01:13
[求助] Verilog 中可以将某个信号置0的同时检测该信号是否是1吗 新人帖  ...2 shdamh1029 2019-5-6 104958 13525596047 2019-6-21 18:07
[求助] 请问Synopsys的MBIST risccpu 2019-5-28 31819 qiu090909 2019-6-21 16:59
[招聘] 国产安全芯片公司招聘芯片设计、验证工程师 光着脚丫 2019-6-21 02045 光着脚丫 2019-6-21 14:13
[求助] Xilinx下载程序有没有专用的小工具??? sika_lu 2019-6-19 21589 sika_lu 2019-6-21 14:11
[资料] ecc - [阅读权限 255] 547925053 2019-6-21 05 547925053 2019-6-21 13:43
[求助] 通过LFSR实现CRC,从一些资料上看有些不理解的地方,请各位大神帮忙看下。 xzhsheng 2019-6-20 11677 xzhsheng 2019-6-20 23:41
[讨论] DDR芯片是模拟的还是数字的 lalala. 2019-6-19 32735 wang09123 2019-6-20 22:55
[求助] 用FPGA驱动DS18B20,温度显示一直是85,求助! husthxing 2015-10-6 53339 yuguoren 2019-6-20 19:41
[原创] 仿真xilinx的mig的例程,questasim 10.6c仿真出错 ? american007 2019-6-19 01194 american007 2019-6-19 21:50
[求助] FPGA学习之路的困惑,又迷茫了 fuxiaolicaicai 2019-6-11 92190 荒漠小草 2019-6-18 20:57
[资料] hspice 用书 新人帖 aiveilin 2019-6-15 42413 IC2019 2019-6-18 17:22
[讨论] CRC16的电路如何设计 新人帖 郑模艳 2019-6-17 11972 thjan65 2019-6-17 22:40
[其它] 两个同步不同频时钟需要做跨时钟域同步处理吗? yxccc1108 2019-5-21 67005 qiu090909 2019-6-17 17:52
[求助] leda 检查错误 bing316 2019-5-22 21040 qiu090909 2019-6-17 17:47
[原创] modelsim win7 运行 UVM zhuzhiqi 2019-6-12 22123 qiu090909 2019-6-17 17:34
[求助] vivado 进行simulation 不会停止 HelloToday 2019-6-16 11972 shiyinjita 2019-6-17 15:15
[求助] 求助!IC Compiler的静态时序分析引擎是否和Prime Time的一致?急~~~  ...2 xtting 2011-11-27 146976 m9707941 2019-6-17 13:42
[求助] 把.bit和.ltx下载后,抓波形(没触发,实时抓),但怎样都抓不到,请问这是什么回事? sarlaga 2019-6-16 01364 sarlaga 2019-6-16 17:16
[求助] xilinx和MATLAB联合仿真一个FIR滤波器,出错,求大神指导一下。 - [悬赏 1000 信元资产] 424202632 2019-6-8 42074 424202632 2019-6-15 18:50
[求助] DC综合问题 frequency和area选择问题 Gecy1226 2019-6-14 11681 asic_service 2019-6-14 11:23
[原创] 做FPGA的,有没有用uvm做仿真的 ?有必要吗 american007 2019-6-13 31789 IC.Michael 2019-6-13 20:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-19 04:37 , Processed in 0.264717 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块