在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 求助可综合的异步复位计数器Verilog设计  ...2 lwhlwh612 2019-5-17 154371 michxia 2019-5-21 09:35
[求助] FIR是怎样实现滤波的 谁枫而飘 2019-5-15 51819 masaka_xlw 2019-5-21 00:16
[原创] 请教verilog做asic设计,如何取余数  ...2 atlandis 2012-8-1 1017594 zsy5460 2019-5-20 14:11
[求助] 异步电路可以进行STA静态时序分析吗? Tsuh2017 2019-5-13 711589 SimonZhamg 2019-5-19 21:10
[原创] 求助:DSP48E1问题 1252005989 2016-10-16 74038 厚娇07 2019-5-19 14:29
[原创] Verilog程序编译时出现的,求修改/  ...23 甲壳虫 2016-3-8 2013207 allen.comm 2019-5-19 13:19
[求助] 基于FPGA的双目高清视频图像采集与压缩存储  ...2 liu666666 2016-11-10 135417 fantasyy 2019-5-19 10:13
[求助] DDR3仿真中因不定态产生的问题,求助 fuxiaolicaicai 2019-5-17 21604 gaurson 2019-5-18 21:50
[求助] 全定制数字IC有前途么  ...2 UVM搬砖达人 2012-7-5 157346 转-轮-王 2019-5-18 20:39
[求助] 自主设计开发板FPGA芯片采购 lolina 2019-5-18 01671 lolina 2019-5-18 09:13
[求助] IBUFDS的输入数据为什么不能再驱动别的模块 18842568746 2019-5-17 11788 asic_service 2019-5-17 20:57
[求助] vcs安装后第一次使用依然爆出license的问题 koala1123 2013-7-28 37048 tom0626 2019-5-17 19:52
[原创] “10010”序列检测器的状态是7个还是5个? 精华3  ...23456..10 KevinIC 2011-6-1 9474315 cykablyat 2019-5-17 15:41
[求助] VCS中调用tcl脚本的问题 荆棘鸟OO 2019-5-17 22244 荆棘鸟OO 2019-5-17 15:02
[解决] Quartus16.0 prime 工具下载及破解 huzhao87 2017-4-21 13495 robber666 2019-5-17 14:11
[原创] 请教一个多维数组赋值的问题 daneast 2019-5-16 51997 daneast 2019-5-17 09:22
[求助] RapidIO初始化问题 直行的螃蟹 2017-3-15 84807 redrose 2019-5-16 18:01
[其它] 论文查重 新人帖 北纬30度 2019-5-16 02716 北纬30度 2019-5-16 16:20
[原创] 现在xilinx的算法设计,还有直接调用DSP48E的吗? american007 2019-5-12 81942 chindis 2019-5-15 18:30
[求助] QUARTUS里某个信号的时序分析丢失(已解决) djqlyy2922 2019-4-21 11545 zoe0615 2019-5-15 15:11
[求助] ncsim仿真求助,仿真跑死现象~ sanluht 2012-11-17 84847 zoe0615 2019-5-15 15:07
[求助] formality 求助 bettermanjh 2014-10-28 23848 zhy19870310 2019-5-14 17:24
[求助] 关于virtex6与virtex7选择的问题? fkl523 2019-5-14 01686 fkl523 2019-5-14 17:11
[招聘] NOP matlinsas 2019-5-14 01969 matlinsas 2019-5-14 13:22
[求助] DDR3读出的数据有问题,求大神指点 fuxiaolicaicai 2019-5-9 42250 fuxiaolicaicai 2019-5-13 22:23
[求助] 异步时钟域的TIG约束问题  ...2 yangchao1t 2013-1-25 1312374 IC.Michael 2019-5-13 20:41
[求助] verilog看门狗计时器寄存器变量保存问题?  ...2 whhit 2019-5-10 115230 入迷 2019-5-13 15:20
[求助] 【求助】关于数字部分和IP之间时序划分的问题 关森陌 2019-5-13 01790 关森陌 2019-5-13 11:07
[求助] Arria10 lvds tx 输出延迟难题 hongfeng575 2019-5-11 01621 hongfeng575 2019-5-11 15:26
[求助] design compiler估算power問題 新人帖 paul09253336 2019-5-10 01699 paul09253336 2019-5-10 20:27
[原创] dump 波形,vcs运行到0ns不再向前跑 新人帖 Carymao 2019-5-7 42582 果子狸哦 2019-5-10 17:58
[讨论] 请教一下,在ahb总线中突发burst的作用? jazzlxl 2015-5-12 45084 zylxzxcyz 2019-5-10 17:24
[求助] 请问,always里最多可以@几个边沿敏感条件? 新人帖 whhit 2019-5-8 72556 zfgu 2019-5-10 15:23
[求助] 基于ICAP实现MultiBoot的例程 zybsds 2017-5-12 12523 1292569609 2019-5-10 09:58
[原创] ASIC Design flow prabakaran_vlsi 2019-5-9 11851 yangyuf 2019-5-9 16:30
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-19 07:52 , Processed in 0.272077 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块